

PAT-NO: JP02001267751A  
DOCUMENT- JP 2001267751 A  
IDENTIFIER:  
TITLE: CAPACITOR-INCORPORATING SUBSTRATE AND ITS  
MANUFACTURING METHOD  
PUBN-DATE: September 28, 2001

INVENTOR-INFORMATION:

NAME	COUNTRY
SAITO, TOSHIHARU	N/A
TAKEOKA, HIROKI	N/A
SHIODA, KOHEI	N/A
HAMABE, TAKESHI	N/A
ECHIGO, FUMIO	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP2000079734  
APPL-DATE: March 22, 2000

INT-CL (IPC): H05 K 003/46 , H01 G 002/06 , H01 G 004/33 , H01 G 004/18 , H01 G 004/20

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a capacitor-incorporating substrate, which has high productivity and can have its circuit board made small-sized and contribute to an increase in the speed of a digital circuit, and to provide its manufacturing method.

**SOLUTION:** After a dielectric film 2 of acrylic resin is formed by an electrophoresis on the roughened surface of copper foil 1, an aluminum layer 3 is formed at a specific position on the dielectric film 2 to complete a thin capacitor, which is thermocompression bonded by compression to an insulating substrate 4 provided with an interstitial via hole 5 filled with copper paste 6 in advance, so that the capacitor incorporated substrate can be manufactured which can shorten the wiring distance between the capacitor and a CPU and make circuit board small-sized.

**COPYRIGHT: (C)2001,JPO**

(19)日本国特許庁 (J P)

## (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2001-267751

(P2001-267751A)

(43)公開日 平成13年9月28日(2001.9.28)

(51)Int.Cl. <sup>7</sup>	識別記号	F I	テマコード(参考)
H 0 5 K 3/46		H 0 5 K 3/46	Q 5 E 0 8 2
H 0 1 G 2/06		H 0 1 G 4/18	3 2 1 5 E 3 4 6
4/33			3 2 4 Z
4/18	3 2 1		3 3 0 A
	3 2 4	4/20	

審査請求 未請求 請求項の数18 O L (全 14 頁) 最終頁に続く

(21)出願番号 特願2000-79734(P2000-79734)

(22)出願日 平成12年3月22日(2000.3.22)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 斎藤 俊晴

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 竹岡 宏樹

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

(54)【発明の名称】 コンデンサ内蔵基板およびその製造方法

## (57)【要約】

【課題】 生産性が高く、回路基板を小型化でき、なおかつデジタル回路の高速化に貢献できるコンデンサ内蔵基板およびその製造方法を提供することを目的とする。

【解決手段】 粗面化された銅箔1の表面上に、電気泳動電着法によってアクリル系樹脂の誘電体膜2を形成した後、誘電体膜2上の所定の位置にアルミニウム層3を形成して薄型コンデンサを完成させ、前記薄型コンデンサをあらかじめ銅ペースト6を充填したインタースティシャルビアホール5が設けられた絶縁基板4に熱圧着することによって、コンデンサとCPU間の配線距離を短くでき、なおかつ回路基板の小型化を可能にしたコンデンサ内蔵基板を製造することができる。



## 【特許請求の範囲】

【請求項1】 絶縁基板と回路パターンの一部の間に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であるコンデンサ内蔵基板。

【請求項2】 絶縁基板上に設けた回路パターンの一部の上に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であるコンデンサ内蔵基板。

【請求項3】 誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備える請求項1または2記載のコンデンサ内蔵基板。

【請求項4】 誘電体膜は粗面化された回路パターンまたは導電体層の少なくとも一方に追従した形状である請求項1から3のいずれかに記載のコンデンサ内蔵基板。

【請求項5】 異なる材質の誘電体膜を設ける場合は異なる面に配置する請求項1から4のいずれかに記載のコンデンサ内蔵基板。

【請求項6】 異なる厚さの誘電体膜を設ける場合は異なる面に配置する請求項1から4のいずれかに記載のコンデンサ内蔵基板。

【請求項7】 絶縁基板にインタースティシャルビアホールを設け、回路パターンまたは導電体層に前記インタースティシャルビアホールをつなぎ電氣的に接続する請求項1から6のいずれかに記載のコンデンサ内蔵基板。

【請求項8】 絶縁基板は樹脂基板で、誘電体膜は有機高分子で形成される請求項1から7のいずれかに記載のコンデンサ内蔵基板。

【請求項9】 絶縁基板は樹脂基板で、誘電体膜は無機物微粒子と有機高分子からなる複合膜である請求項1から7のいずれかに記載のコンデンサ内蔵基板。

【請求項10】 有機高分子は、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドのいずれかである請求項8または9記載のコンデンサ内蔵基板。

【請求項11】 無機物微粒子は、ペロブスカイト型強誘電体化合物または金属酸化物である請求項9記載のコンデンサ内蔵基板。

【請求項12】 導電体層は、導電性高分子である請求項8から11のいずれかに記載のコンデンサ内蔵基板。

【請求項13】 コンデンサを形成する誘電体膜の厚みが1 $\mu$ m以下であるコンデンサ内蔵基板。

【請求項14】 請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いるコンデンサ内蔵基板の製造方法。

【請求項15】 金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成

させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有するコンデンサ内蔵基板の製造方法。

【請求項16】 絶縁基板に金属箔を接着する第1の工程と、前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有するコンデンサ内蔵基板の製造方法。

【請求項17】 所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用する請求項15または16記載のコンデンサ内蔵基板の製造方法。

【請求項18】 粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追従した誘電体膜を形成する請求項15から17のいずれかに記載のコンデンサ内蔵基板の製造方法。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電子機器に使用されるコンデンサ内蔵基板およびその製造方法に関する。特に、高速動作する電気回路に設置され、高周波ノイズのバイパス用や、電源電圧の変動防止用に使用されるコンデンサが内蔵されたコンデンサ内蔵基板およびその製造方法に関する。

【0002】

【従来の技術】近年、電子機器の小型化、高性能化が顕著である。それに伴い、コンデンサなどの電子部品にも小型化、薄型化、優れた性能が強く要求されてきている。また、多数の電子部品が実装される回路基板は、できるだけ実装密度を高めることによって、電子機器を小型化しようとしてきた。

【0003】しかしながら、回路基板上でコンデンサなどの実装部品が占める面積は依然として大きいのが実状である。このことが、今後電子機器をさらに小型化しようとする際の大きな障壁になると予想される。そのような問題を解決するために、コンデンサなどの電子部品を回路基板に内蔵し、回路基板のサイズや厚みを縮小しようとする試みが近年活発になってきた(例えば、特開平10-56251号公報、特開平11-68321号公報参照)。

【0004】一方、近年、デジタル回路として機能面からは以下のような課題がある。

【0005】大量の情報を高速に処理する必要のあるコンピュータなどの高速デジタル回路では、CPUチップ内のクロック周波数は100MHzから数100MHzになり、今後近い将来GHz帯に突入すると予想される。また、LSIの総素子数の増大による総消費電力増大を抑えるために、IC回路の電源電圧は低下傾向にあ

20

30

40

50

る。

【0006】IC回路の高周波化や低電圧化に伴って、ノイズによって電源電圧が変動し、誤動作を生じることが大きな問題となってきている。このような問題が生じる理由は、電源電圧の低電圧化に伴い、電源電圧の許容変動幅が小さくなってきたからである。高周波ノイズによる誤動作を防止するために、通常コンデンサを電源周りに設置している。このような用途に使用されるコンデンサは、バイパスコンデンサやデカップリングコンデンサと呼ばれ、高周波ノイズを除去したり、電源電圧の瞬間的な低下をコンデンサからの瞬時のエネルギー供給により防ぐ働きをしている。このエネルギー供給には、コンデンサの静電容量の大きさが重要な役割を果たす。

【0007】理想的なコンデンサは抵抗成分やインダクタンス成分が0で静電容量成分のみであるはずであるが、実際のコンデンサは直列抵抗成分と直列インダクタンス成分を持つ。容量成分のインピーダンスは、周波数増加とともに減少し、インダクタンス成分は周波数増加とともに増加する。このため、今後、動作周波数が高くなるにつれ、コンデンサ素子自身の持つインダクタンス成分や配線によるインダクタンス成分がノイズの原因になると予想される。そのようなことから、コンデンサとしてはできるだけインダクタンス成分が小さいものを使用し、コンデンサ自体の自己共振周波数を高くすることにより、確実に高周波域までコンデンサとして機能させる必要がある。また、デカップリングコンデンサの実装位置は、配線によるインダクタンス成分をできるだけ小さくするためにCPUに近接な程良い。

【0008】一方、設置するコンデンサの使用定格電圧は、前述のような電源電圧の低電圧化に伴い、今後益々小さいもので対応できるようになる。

【0009】上記のようなIC回路の高周波化、低電圧化の課題に対応するために、高性能のコンデンサを回路基板内部に埋設し、CPUとコンデンサ間の配線距離をできるだけ短くしようとした発明が幾つか開示されている（例えば、特開平4-211191号公報、特開平10-335178号公報、特開平11-111561号公報参照）。

【0010】以上のような電子機器の小型化および回路の高速化を今後飛躍的に伸長させるには、回路基板内に高性能のコンデンサを内蔵することが必須である。

【0011】現在までに、セラミック基板に無機物系の高誘電率誘電体を有するコンデンサを内蔵した発明（例えば、特開平4-211191号公報、特開平11-68321号公報、特開平8-181453号公報、特開平10-335178号公報、特開平11-111561号公報参照）や、樹脂基板にコンデンサを内蔵した発明（例えば、特開平8-125302号公報、特開平8-242055号公報、特開平10-56251号公報参照）など、いくつかの発明が開示されている。

【0012】

【発明が解決しようとする課題】現在、携帯電話に代表される小型携帯機器内の回路基板材料の主流は樹脂基板である。樹脂基板に、可撓性があり、高周波特性が優れ、なおかつ様々な静電容量を有するコンデンサを内蔵する技術が熱望されている。

【0013】これまでに開示された発明の中では、誘電体として高温焼成を必要とするセラミックス系の材料をセラミック基板に埋め込むものが多かった（例えば、特開平8-222656号公報、特開平8-181453号公報参照）。しかし、樹脂基板にコンデンサを内蔵する場合、セラミックス系誘電体ペーストを樹脂基板内に形成した後に、樹脂基板ごと高温で焼成することは不可能である。そのため、樹脂基板には後付で単品のセラミックコンデンサを埋め込まなければならないという手間が必要であった。また、一般的な高誘電率セラミックス系誘電体は、GHz帯で誘電率が大きく低下するものもあり、なおかつ温度特性が良くないものも多いため、回路基板内蔵用途には特性の吟味が必要であった。

【0014】また、特開平10-56251号公報には、樹脂基板に貫通孔を設けてそこに誘電体を充填し、コンデンサの機能を付加した回路基板の発明が開示されている。この方法では、樹脂基板の厚み分全部に誘電体を充填しなければならないので誘電体がどうしても厚くなってしまふことと、孔の面積分しかコンデンサとして機能しないという二つのことから、大きな静電容量を得ることが困難であったと予想される。また、孔の面積を変えたり、充填物の誘電率を変えることによって、様々な静電容量を持つコンデンサを同時に作り込むためには手間のかかる操作を必要とする。

【0015】現在使用されている樹脂基板の多くは、樹脂基板に銅箔を加圧・加熱プレス接着（熱圧着）した後、銅箔の不要部分を溶解除去（エッチング）することにより回路パターンを形成している。また、銅箔を接着した樹脂基板を複数枚熱圧着し多層にする場合は、樹脂基板に設けたビアホールやスルーホールに充填した銅ペーストなどの導電性物質を介して、基板層間が電気的に接続されている。このような樹脂基板にコンデンサを内蔵する場合、樹脂基板の製造プロセスに適合し易いコンデンサを内蔵し、なおかつ製造コストを高めない方法が望ましい。

【0016】単品のコンデンサを個別に上記のような樹脂基板に内蔵しようすると、回路基板材料にコンデンサを埋め込むための切り抜きスペースを設ける工程が必要となり、コスト高になることが予想される。

【0017】さらに、樹脂基板製造時のプレス時には、大きな機械的ストレスがかかるため、特開平6-181369号公報に記載されているような誘電体材料として酸化アルミニウムや五酸化タンタルのような無機酸化物薄膜を使用することは、誘電体が脆くて破壊される可能

性があり、製造プロセス上適していない。

【0018】また、特開平8-125302号公報、特開平8-242055号公報に記載のように、絶縁基板に接着された銅箔に誘電体ペーストを塗布してコンデンサを形成する方法は、誘電体の厚さの制御が難しく、静電容量を大きくしたり、容量精度を出すことが困難であったと予想される。

【0019】本発明は上記課題を解決するもので、回路基板の製造プロセスに適合し、高周波用途に適し、なおかつ電子機器の一層の小型化に貢献できるコンデンサ内蔵基板およびその製造方法を提供することを目的とする。

【0020】

【課題を解決するための手段】上記目的を達成するために、請求項1記載のコンデンサ内蔵基板は、絶縁基板と回路パターンの一部の間に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一とするものである。

【0021】請求項2記載のコンデンサ内蔵基板は、絶縁基板上に設けた回路パターンの一部の上に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一とするものである。

【0022】請求項3記載のコンデンサ内蔵基板は、請求項1または2において、誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備えるものである。

【0023】請求項4記載のコンデンサ内蔵基板は、請求項1から3のいずれかにおいて、誘電体膜を粗面化された回路パターンまたは導電体層の少なくとも一方に追随した形状とするものである。

【0024】請求項5記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる材質の誘電体膜を設ける場合は異なる面に配置するものである。

【0025】請求項6記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる厚さの誘電体膜を設ける場合は異なる面に配置するものである。

【0026】請求項7記載のコンデンサ内蔵基板は、請求項1から6のいずれかにおいて、絶縁基板にインタースティシャルビアホールを設け、回路パターンまたは導電体層に前記インタースティシャルビアホールをつなぎ電氣的に接続するものである。

【0027】請求項8記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板で、誘電体膜は有機高分子で形成されるものである。

【0028】請求項9記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板とし、誘電体膜は無機物微粒子と有機高分子からなる複合膜とするものである。

【0029】請求項10記載のコンデンサ内蔵基板は、請求項8または9において、有機高分子を、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドのいずれかとするものである。

【0030】請求項11記載のコンデンサ内蔵基板は、請求項9において、無機物微粒子を、ペロブスカイト型強誘電体化合物または金属酸化物とするものである。

【0031】請求項12記載のコンデンサ内蔵基板は、請求項8から11のいずれかにおいて、導電体層を、導電性高分子とするものである。

【0032】請求項13記載のコンデンサ内蔵基板は、コンデンサを形成する誘電体膜の厚みが1 $\mu$ m以下であるものである。

【0033】請求項14記載のコンデンサ内蔵基板の製造方法は、請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いるものである。

【0034】請求項15記載のコンデンサ内蔵基板の製造方法は、金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有するものである。

【0035】請求項16記載のコンデンサ内蔵基板の製造方法は、絶縁基板に金属箔を接着する第1の工程と、前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有するものである。

【0036】請求項17記載のコンデンサ内蔵基板の製造方法は、請求項15または16において、所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用するものである。

【0037】請求項18記載のコンデンサ内蔵基板の製造方法は、請求項15から17のいずれかにおいて、粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追随した誘電体膜を形成するものである。

【0038】

【発明の実施の形態】請求項1記載のコンデンサ内蔵基板は、絶縁基板と回路パターンの一部の間に誘電体膜と導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であることから、同じ面に位置する複数のコンデンサを構成する各誘電体膜を一度に形成することが可能となる。

【0039】請求項2記載のコンデンサ内蔵基板は、絶縁基板上に設けた回路パターンの一部の上に誘電体膜と

導電体層とを設けて形成したコンデンサを複数備え、少なくとも同じ面に位置する前記誘電体膜は、同じ材質でかつ厚さがほぼ同一であることから、同じ面に位置する複数のコンデンサを構成する各誘電体を一度に形成することが可能となる。

【0040】請求項3記載のコンデンサ内蔵基板は、請求項1または2において、誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備えることから、同じ面に位置する複数のコンデンサについて、様々な静電容量を有するコンデンサを回路基板内に内蔵することができる。

【0041】請求項4記載のコンデンサ内蔵基板は、請求項1から3のいずれかにおいて、誘電体膜を粗面化された回路パターンまたは導電体層の少なくとも一方に追随した形状とすることから、誘電体膜と回路パターンまたは導電体層の接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となる。

【0042】請求項5記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる材質の誘電体膜を設ける場合は異なる面に配置することから、異なる面に配置する複数のコンデンサについては、構成する誘電体膜の材質を変えるだけで様々な静電容量を与えることが可能となる。

【0043】請求項6記載のコンデンサ内蔵基板は、請求項1から4のいずれかにおいて、異なる厚さの誘電体膜を設ける場合は異なる面に配置するものであることから、異なる面に配置する複数のコンデンサについては、構成する誘電体膜の厚さを変えるだけで様々な静電容量とすることが可能となる。

【0044】請求項7記載のコンデンサ内蔵基板は、請求項1から6のいずれかにおいて、絶縁基板にインターフェースビアホールを設け、回路パターンまたは導電体層に前記インターフェースビアホールをつなぎ電氣的に接続することから、CPUとコンデンサ間の配線距離を短くして配線によるインダクタンスを低減し、配線によるノイズ発生を防止することが可能となる。

【0045】請求項8記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板で、誘電体膜は有機高分子で形成されることから、絶縁基板と誘電体膜の熱膨張率の差が少ないため、製造プロセスにおける相性を良くするとともに、可撓性を有し回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性を強くすることが可能となる。加えて、高周波特性、温度特性、バイアス電圧特性に優れたコンデンサを内蔵することが可能となる。

【0046】請求項9記載のコンデンサ内蔵基板は、請求項1から7のいずれかにおいて、絶縁基板は樹脂基板とし、誘電体膜は無機物微粒子と有機高分子からなる複合膜であることから、無機物微粒子の高誘導率と有機高分子の耐機械的ストレス性を併せ持つので、高分子誘電

体膜単体よりも高い容量のコンデンサを内蔵するとともに、回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性を強くすることが可能となる。

【0047】請求項10記載のコンデンサ内蔵基板は、請求項8または9において、有機高分子は、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドのいずれかであることから、特性の優れたコンデンサを内蔵した回路基板が得られる。

【0048】請求項11記載のコンデンサ内蔵基板は、請求項9において、無機物微粒子は、ペロブスカイト型強誘電体化合物または金属酸化物であることから、誘電体膜の誘電率を高めることができるため、大容量のコンデンサを回路基板内に内蔵することができる。

【0049】請求項12記載のコンデンサ内蔵基板は、請求項8から11のいずれかにおいて、導電体層は、導電性高分子であることから、誘電体膜の被覆率を高めることが可能となるので、内蔵するコンデンサの容量を高めることができる。

【0050】請求項13記載のコンデンサ内蔵基板は、コンデンサを形成する誘電体膜の厚みが $1\mu\text{m}$ 以下であることから、容量密度の高いコンデンサを内蔵することが可能なので、より小型な回路基板となる。

【0051】請求項14記載のコンデンサ内蔵基板の製造方法は、請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いることから、電氣的制御により膜厚調整が可能なので、様々な静電容量を有するコンデンサを基板内に内蔵することができる。また、回路パターンあるいは導電体層との接着力が強いため、誘電体膜が剥離しにくいコンデンサ内蔵基板を提供できる。

【0052】請求項15記載のコンデンサ内蔵基板の製造方法は、金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有することから、従来から回路基板に使用されている銅箔などの金属箔上に高性能の誘電体膜を形成することが可能となったため、高性能なコンデンサを回路基板内に蔵することができる。

【0053】請求項16記載のコンデンサ内蔵基板の製造方法は、絶縁基板に金属箔を接着する第1の工程と、前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有することから、回路パターン上の所定の位置に高性能の誘電体膜を形成することが可能となったため、回路パターン上の所定の位置



に高性能のコンデンサを内蔵した回路基板を製造することができる。

【0054】請求項17記載のコンデンサ内蔵基板の製造方法は、請求項15または16において、所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用することから、金属箔上の任意の位置にコンデンサを形成することが可能となるので、回路基板内でコンデンサの分割化を容易にできる。

【0055】請求項18記載のコンデンサ内蔵基板の製造方法は、請求項15から17のいずれかにおいて、粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追従した誘電体膜を形成することから、誘電体膜と金属箔が接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となるので、容量密度の高いコンデンサを回路基板内に内蔵することができる。

【0056】(実施の形態1)以下に本実施の形態1について、図1から図3を参照しながら説明する。図1は本実施の形態1で説明するコンデンサ内蔵基板の断面の模式図であり、図2は粗面化された銅箔上に形成された誘電体膜を示す図であり、図3はコンデンサ内蔵基板の製造方法を示す図である。まず、図1と図2を用いて目的とするコンデンサ内蔵基板の構成を説明する。

【0057】1は表面が粗面化された厚さ18 $\mu$ mの銅箔(表面粗さRz=8 $\mu$ m)であり、この銅箔1は絶縁基板4(厚さ100 $\mu$ m)熱圧着した後、エッチングによって回路パターン形成されたものである。ただし、エッチングする前には、銅箔1の片側全面には、電気泳動電着法により形成されたアクリル系樹脂の誘電体膜2を形成してあった。この誘電体膜2が形成された方を面を、本実施の形態1では、絶縁基板4と熱圧着時に接着する面とした。なお、アクリル系樹脂の誘電体膜2は、図2に示すように粗面化された銅箔1の表面形状に沿うように形成してある。アルミニウム層3は、誘電体膜2の表面に真空蒸着によって形成される。銅箔1と誘電体膜2とアルミニウム層3で形成された構造が本実施の形態1の薄型コンデンサである。この薄型コンデンサの総厚みは、19 $\mu$ m以下であった。

【0058】この薄型コンデンサが、アラミド不織布にエポキシ系樹脂を含浸して形成したプリプレグの絶縁基板4に熱圧着により接着してある。インタースティシャルビアホール5は絶縁基板4内にCO<sub>2</sub>レーザ加工によって形成され、その内部には銅ペースト6が充填してある。

【0059】この図1のように任意の位置に薄型コンデンサおよびインタースティシャルビアホール5を配置した絶縁基板4を順次熱圧着して接合することによって、本実施の形態1の多層のコンデンサ内蔵基板となる。

【0060】次に、図3を用いて本実施の形態1のコンデンサ内蔵基板の製造方法を詳細に説明する。

【0061】まず、ステップ1で、表面が粗面化された銅箔1をステンレス容器中のアクリル系樹脂微粒子が分散された溶液に浸漬し、銅箔1とステンレス容器間に銅箔1が陽極となるように15Vの電圧を1分間印加した。このようにすることにより、溶液中でアクリル系樹脂微粒子がマイナスに帯電し、銅箔1の方向に電気泳動し、銅箔1上にアクリル系樹脂の誘電体膜2が形成される。

【0062】なお、実施の形態1では、銅箔1の片面に電着前にレジストを塗布しておき、アクリル系樹脂の誘電体膜2が一方の面にしか形成されないようにした。

【0063】電気泳動電着後、180℃で30分熱硬化することにより誘電体膜2を完成させた。その後、溶剤でレジストを除去した。

【0064】走査電子顕微鏡(SEM)によって、電着したアクリル系樹脂の誘電体膜2の表面を観察すると、粗面化された銅箔1の複雑な表面形状に沿って誘電体膜2が形成されていることがわかった。図3は、粗面化された銅箔1上に誘電体膜2が形成された様子の拡大断面を模式的に示している。このように電気泳動電着法を用いると、粗面化された銅箔1のような複雑な表面形状を有する導電体であっても、均一な厚さで誘電体膜2の形成が可能となり、なおかつ接着力も強い。また、電着時の電気量の制御によって、市販の最薄手の高分子フィルムよりも薄膜化することが可能となる。また、電着法は電気の流れるところに絶縁膜が形成されるという原理であることから、コーティング膜よりもピンホール発生を防止できる。実施の形態1で形成した誘電体膜2の厚さは0.3 $\mu$ mであり、耐圧は20Vであった。

【0065】ここで電着した誘電体膜2の材料は、本実施の形態1に限定されるものではなく、アクリル系樹脂以外にもエポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドなどの電気泳動電着可能な高分子ならば本実施の形態1の誘電体膜2に採用することができる。好ましくは、GHz帯における誘電特性が優れ、耐熱性が高く、銅箔1との接着性に優れ、なおかつ吸湿性の小さい高分子材料が良い。

【0066】また、本実施の形態1では、誘電体膜2として溶液中でマイナスに帯電する樹脂を使用した。プラスに帯電する樹脂を陰極側で成膜することも可能である。マイナスに帯電させる場合は通常カルボン酸基を電着樹脂に導入し、プラスに帯電させる場合には通常アミノ基を導入するのが一般的である。

【0067】また、本実施の形態1では、熱硬化型のアクリル系樹脂を誘電体膜2に用いたが、紫外線硬化型の高分子を用いても特性の優れたコンデンサが得られることを実験で確認した。

【0068】以上のように、本実施の形態1の方法は、目的とする特性に応じて、使用する有機高分子系の誘電体膜2の材料を種々選択することができる。



【0069】有機高分子系の誘電体は、誘電率が2から5と無機系誘電体よりも小さいが、高周波特性が優れるという長所を持っている。よって、本実施の形態1では、もともと有機高分子が持っている優れた高周波特性を維持しつつ、銅箔1の表面積が大きいということを有効に利用することにより、コンデンサの静電容量を大きくすることを狙った。

【0070】次に、ステップ2で、真空蒸着により、所定の位置にアルミニウム層3を形成し、薄型コンデンサを完成させた。蒸着面積は、3mm×3mmとした。蒸着する際には、所定の位置のみにアルミニウム層3が形成されるように、マスクをして蒸着した。

【0071】本実施の形態1では、アクリル系樹脂の誘電体膜2の形成時に電気泳動電着法を採用しているため、静電容量の調整は、電着条件や銅箔1の表面積を変更することにより行うことができる。例えば、静電容量を小さくしたい場合は、電着時の印加電圧を大きくすることにより膜厚を厚くすれば良いし、静電容量を大きくしたい場合は電着時の印加電圧を小さくしたり、銅箔1の表面積を大きくすれば良い。

【0072】また、銅箔1の両面にアクリル系樹脂の誘電体膜2とアルミニウム層3を形成して、片面だけコンデンサとするよりも2倍の静電容量を得るようにしても良い。

【0073】また、本実施の形態1では、導電体層として蒸着したアルミニウム層3を用いたが、例えば、亜鉛、銅、クロム、亜鉛/アルミニウム合金、亜鉛/銅合金などを蒸着しても良い。

【0074】また、蒸着金属の他に無電解メッキによって銅などの金属を形成しても好適である。さらに、固体電解コンデンサの陰極材料に使用されているポリピロールなどの導電性高分子を形成しても良い。

【0075】次に、ステップ3で、アラミド繊維にエポキシ系樹脂を含浸して形成したプリプレグである絶縁基板4に、CO<sub>2</sub>レーザ加工機を用いて150μmのインタースティシャルビアホール5を設けた。

【0076】本実施の形態1では、プリプレグである絶縁基板4は、アラミド繊維にエポキシ系樹脂を含浸したものを採用したが、ガラス繊維や紙にエポキシ系樹脂を含浸したものでも好適である。また、用いるプリプレグの樹脂の種類もエポキシ系樹脂に限定されるものではない。

【0077】そして、ステップ4でインタースティシャルビアホール5内に銅ペースト6を充填した。

【0078】本実施の形態1では、インタースティシャルビアホール5内に銅ペースト6を導電性物質として用いたが、この材料に限定されるものではない。銀ペーストや、ニッケルペーストなどの導電性接着剤や、メッキによって形成された金属でも好適である。

【0079】次に、ステップ5で、薄型コンデンサが形

成された銅箔1を、あらかじめ片側に銅箔1が接着してあるプリプレグの絶縁基板4と加熱・加圧プレスにより接着した。なお、接着する際の条件は、真空雰囲気下で圧力50kgf/cm<sup>2</sup>、温度200℃、保持時間60分とした。なお、接着の際には、薄型コンデンサとインタースティシャルビアホール5内の銅ペースト6との導通が充分とれるように位置合わせをしてプレスした。

【0080】次に、ステップ6で、薄型コンデンサを有する銅箔1の不要部分を塩化第二鉄溶液で溶解除去（エッチング）し、絶縁基板4上に銅箔1からなる回路パターンを形成した。

【0081】次に、ステップ7で、ステップ1から6の工程で形成した他の回路パターンを有するコンデンサ内蔵基板を熱圧着して2層に積層したコンデンサ内蔵基板を製造した。

【0082】上記のようなステップを繰り返し行うことにより、コンデンサと樹脂基板とが一体化された回路パターンを有する多層のコンデンサ内蔵基板が製造できる。

20 【0083】本実施の形態1のように電気泳動電着法を誘電体膜2の形成時に採用すれば、従来の市販の高分子フィルムでは実現不可能であった1μm以下の薄膜化が可能となり、なおかつ表面形状が複雑な粗面化された銅箔1上に均一な膜厚の誘電体膜2を形成することができる。また、コンデンサを面実装した場合より、回路基板の小型・薄型化を図ることができ、なおかつコンデンサとCPU間の配線によるインダクタンス成分を確実に低減できる。さらに、多数のコンデンサ部品を実装する手間や実装費を削減することができる。

30 【0084】デジタル回路の電圧は低下傾向にあり、今後2V以下のものも益々増える傾向があるため、実施の形態1よりも薄い誘電体膜2でも対応可能である。よって、電着電圧を低下させて薄膜化しておけばさらに容量密度を拡大できる。

【0085】さらに、漏れ電流も加熱・加圧プレス工程を経たにもかかわらず、1nA以下と小さい値を示している。このことから、本実施の形態1のコンデンサは、電気泳動電着法により可撓性のある有機高分子の誘電体膜2を形成したため、耐機械的ストレス性が強いと言える。

【0086】また、誘電体膜2の下部電極となった銅箔1は、もともと回路基板に使用されていたものであるため、回路基板を製造する際に薄型コンデンサ付き銅箔1をこれまでの工程に導入することによって、実施の形態1のように従来の回路基板の製造方法を大きく変更しなくてもコンデンサ内蔵基板を製造できる。

【0087】（実施の形態2）以下に本実施の形態2について、図面を参照しながら説明する。

【0088】図4は本実施の形態2で説明するコンデンサ内蔵基板（単層）の断面の模式図である。フォトレジ

ストを利用してエポキシ系樹脂の誘電体膜8や真空蒸着によって形成した銅層9を予め分割して形成したため、図4のように各コンデンサが分割された状態で絶縁基板4に内蔵されている。

【0089】次に図5を用いて本実施の形態2のコンデンサ内蔵基板の製造方法を詳細に説明する。

【0090】まず、ステップ1で、表面が粗面化された銅箔1に、ポジ型の感光性レジストをスピンコーティングにより塗布し、露光・現像後、図5のような誘電体膜8の形成時のマスク用レジスト7を得た。誘電体膜8の形成部の面積は、実施の形態1と同様に3mm×3mmとした。

【0091】次に、ステップ2で、レジスト7が形成された銅箔1を、ステンレス容器中のエポキシ系樹脂微粒子が分散された溶液に浸漬し、銅箔1とステンレス容器間に銅箔1が陰極となるように8Vの電圧を1分間印加した。このようにすることにより、溶液中でエポキシ系樹脂微粒子がプラスに帯電し、陰極である銅箔1の方向に電気泳動し、銅箔1上のレジスト7が形成されていない部分にのみエポキシ系樹脂の誘電体膜8を形成した。電気泳動電着後、180℃で30分間熱硬化させることにより、エポキシ系樹脂の誘電体膜8を完成させた。

【0092】走査電子顕微鏡（SEM）によって、電着したエポキシ系樹脂の誘電体膜8の表面を観察すると、粗面化された銅箔1の複雑な表面形状に追従し、エポキシ系樹脂の誘電体膜8が形成されていることがわかった。

【0093】次に、ステップ3で、真空蒸着により銅層9を形成した。

【0094】次に、ステップ4で、溶剤を用いてレジスト7を除去した。そうすることにより、銅箔1上に分割された薄型コンデンサが完成した。

【0095】次に、ステップ5で、薄型コンデンサが形成された銅箔1を、プリプレグの絶縁基板4と加熱・加圧プレス接着した。絶縁基板4は、予め実施の形態1のステップ3および4のように、銅ペースト6が充填された150μmのインタースティシャルビアホール5を設けておいた。なお、接着する際の条件は、真空雰囲気下で圧力50kgf/cm<sup>2</sup>、温度200℃、保持時間60分とした。また、接着の際には、薄型コンデンサとインタースティシャルビアホール5内の銅ペースト6との導通が充分とれるように位置合わせをしてプレスした。

【0096】次に、ステップ6で、薄型コンデンサを有する銅箔1の不要部分を塩化第二鉄溶液で溶解除去（エッチング）し、絶縁基板4上に銅箔1からなる回路パターンを形成した。このようにすることにより、回路パターン上に分割された薄型コンデンサが配置されたコンデンサ内蔵基板を製造できる。また、さらにステップ1から6の工程を繰り返し行うことによって多層のコンデンサ内蔵基板を得ることができる。

【0097】実施の形態2では、レジストを利用したため、分割して回路基板中にコンデンサを内蔵することができた。

【0098】（実施の形態3）実施の形態3では、実施の形態2における図4の真空蒸着した銅層9に換えて、誘電体膜8の上に導電性高分子のポリエチレンジオキシチオフェンとカーボンペーストと銅ペーストを順次積層形成したこと以外は実施の形態2と同じ構成のコンデンサ内蔵基板を製造した。

【0099】導電性高分子のポリエチレンジオキシチオフェンの形成法を以下に示す。

【0100】0.3mol/lのナフタレンスルホン酸第二鉄のエタノール溶液と1mol/lのエチレンジオキシチオフェンモノマー（バイエル社製）のエタノール溶液を混合したものを誘電体膜が形成された部分に複数回塗布した。そして、110℃で60分保持して、化学重合を促進させた。その後、エタノールと水で洗浄した。このようにすることにより、誘電体膜上にポリエチレンジオキシチオフェンが形成できる。そして、その表面上にカーボンペーストと銅ペーストの集電体を形成し、その後レジストを溶剤で除去して薄型コンデンサを完成させた。

【0101】本実施の形態3では、導電性高分子としてポリエチレンジオキシチオフェンを形成したが、前記材料に限定されるものではなく、ポリピロール、ポリチオフェン、ポリアニリンやそれらの誘導体でも良いことは言うまでもない。

【0102】（実施の形態4）以下に本実施の形態4について、図面を参照しながら説明する。

【0103】図6は本実施の形態4で説明するコンデンサ内蔵基板の断面の模式図である。この図は、実施の形態2で製造したコンデンサ内蔵基板を合計4層加圧・加熱プレスした多層基板を示している。

【0104】本実施の形態4のようにすれば、多層基板の各層間にコンデンサを内蔵することが可能となる。また、各層で薄型コンデンサの形成条件を実施の形態1から3のように変えることによって、静電容量の異なるコンデンサを一つの多層基板内に多数内蔵することができる。

【0105】現在、CPU周りに実装されているコンデンサの静電容量は、pFオーダーからμFオーダーまでの広範囲に渡っている。本実施の形態は、電着条件と銅箔1の表面積を変更することによって、広範囲の静電容量のコンデンサを多層基板内に内蔵することができる。

【0106】本実施の形態の技術を採用すれば、様々な静電容量のコンデンサを面実装した場合より、回路基板全体を大幅に小型化することができ、コンデンサとCPU間の配線によるインダクタンス成分を確実に低減できる。

【0107】（実施の形態5）本実施の形態5のコンデ

ンサ内蔵基板の構成は、実施の形態2の図4において、エポキシ系樹脂の誘電体膜8をチタン酸バリウム微粒子とアクリル系樹脂からなる複合誘電体膜に変更した以外は実施の形態2で示したものと同一である。

【0108】実施の形態5における、電気泳動電着法による無機物微粒子と有機高分子からなる複合誘電体膜の成膜方法を以下に説明する。

【0109】粒径0.1 $\mu$ mのチタン酸バリウム微粒子を実施の形態1で使用したアクリル系樹脂電着液に混合した。電着液総質量に対して質量比で0.1%となるようにチタン酸バリウム微粒子を混合し、トリエチルアミンを加えて、マイナスに帯電するようにpHを8.2に調整した。

【0110】実施の形態1と同様に銅箔1を上記電着液に浸漬して、15Vの電圧を印加すると、帯電したチタン酸バリウムとアクリル系樹脂が同時に電気泳動して、銅箔1上にアクリル系樹脂とチタン酸バリウムからなる有機・無機複合の誘電体膜が成膜された。

【0111】無機物微粒子はチタン酸バリウムに限定されるものではなく、樹脂系材料よりも高誘電率である無機物ならば効果を発揮する。例えば、チタン酸鉛、チタン酸ストロンチウムなどのペロブスカイト型化合物や、酸化アルミニウム、酸化タンタル、酸化チタンなどの金属酸化物が好適である。

【0112】実施の形態5において、絶縁基板と接着する際に圧力がかかっても漏れ電流が増大しなかった。さらに、軽く基板全体を屈曲させてもコンデンサの性能は劣化しなかった。

【0113】走査電子顕微鏡(SEM)で誘電体膜の表面を観察すると、アクリル系樹脂がチタン酸バリウムのバインダ的な役割を果たしていることがわかった。

【0114】このように本実施の形態5のコンデンサが、無機物系誘電体を有するにもかかわらず、機械的ストレスに対して強いのは、誘電体膜中で可撓性のある有機高分子がバインダ的な役割を果たしていたからと考えられる。

【0115】(実施の形態6) 本実施の形態6のコンデンサ内蔵基板の製造方法を図7を用いて詳細に説明する。

【0116】まず、ステップ1で、アラミド繊維にエポキシ系樹脂を含浸したプリプレグの絶縁基板4に粗面化した銅箔1を加熱・加圧プレスによって接着した。このプリプレグにはあらかじめ銅ペースト6が充填されたインタースティシャルビアホール5が形成されたものを用いた。

【0117】次に、ステップ2で、塩化第二鉄溶液によって銅箔1の不要部分をエッチングして回路パターンおよびコンデンサ用下層銅電極10を設けた。

【0118】次に、ステップ3で、電気泳動電着法によりポリイミドの誘電体膜11を銅箔13を電着用電極と

して、銅箔13とインタースティシャルビアホール5を介して電氣的に接続されているコンデンサ用下層銅電極10のみに形成した。なお、誘電体膜を形成する際には、図7のように回路パターン上にレジスト7でマスキングをすることにより、誘電体膜を形成したくないところには誘電体膜が電着されるのを阻止した。また、電着用電極である銅箔13もあらかじめマスキング(図示せず)して電着を行った。

【0119】ポリイミドの誘電体膜11の電着条件の詳細を以下に示す。3, 3', 4, 4'-ジフェニルスルホン酸テトラカルボン酸二無水物と4, 4'-メチレンジアニリンを0.018モルずつ100mlのN-メチルピロリドン中に溶解し、窒素気流下で5時間反応させてポリアミック酸溶液を得た。このポリアミック酸溶液1重量部に対して、ジメチルホルムアミド3重量部、メタノール6重量部、トリエチルアミン0.01重量部混合したものを本実施の形態6の電着液とした。ステンレス容器に電着液を入れ、パターニングされた絶縁基板4を電着液に浸漬し、絶縁基板上のコンデンサ用下層銅電極10(陽極)とステンレス容器(陰極)間に100Vの電圧を1分間印加した。このようにすると、絶縁基板4上のコンデンサ用下層銅電極10上に、ポリイミドの誘電体膜11が3 $\mu$ mの厚さで形成された。

【0120】なお、ポリイミドの誘電体膜11は、電気泳動電着法を用いると図7のようにコンデンサ用下層銅電極10のエッジ部まで成膜される。

【0121】次に、ステップ4で、無電解メッキによって上層銅電極12を設けて、薄型コンデンサを完成させた。その後、溶剤によって、レジストを除去し、単層のコンデンサ内蔵基板を完成させた。

【0122】次に、ステップ5で、ステップ4で形成した単層のコンデンサ内蔵基板にさらに絶縁基板4を接着した。

【0123】上記のように、ステップ1から5を繰り返すことによって、多層のコンデンサ内蔵基板を製造できる。

【0124】本実施の形態6によれば、絶縁基板4に接着した銅箔1をパターニングした後に、誘電体膜11を形成したので、コンデンサを設置する場所の設計が容易になった。また、あらかじめインタースティシャルビアホール5との導通が確保されている絶縁基板4上の銅箔1に誘電体膜11を電着するため、インタースティシャルビアホール5との位置合わせの手間が省ける。さらに、銅箔のエッジ部まで電着により誘電体膜が形成されるので、対極を設けた時のショート不良をなくすることができる。

【0125】また、実施の形態6は、図7で表される工程を繰り返すことによって、コンデンサ内蔵基板の多層化ができるものである。ステップ2のエッチング工程で、コンデンサ用下層銅電極10の面積を変更したり、

ステップ3で電着条件を変更することにより、様々な静電容量を有するコンデンサを内蔵した多層基板が得られる。

【0126】なお、以上本実施の形態1から6では多層のコンデンサ内蔵基板について主に記載したが、多層化する工程を行わないで単層のコンデンサ内蔵基板を製造しても良いことは言うまでもない。

\*

【表1】

	C / nF (1MHz)	$\tan \delta$ (1MHz)	漏れ電流 / nA (4V)
実施の形態1	2.63	0.008	0.7
実施の形態2	5.65	0.012	1.3
実施の形態3	6.58	0.018	3.1
実施の形態5	10.26	0.011	4.2
実施の形態6	0.06	0.005	0.03

対極の面積：3mm×3mm=9mm<sup>2</sup>

【0129】本実施の形態1によれば、粗面化された銅箔1上に電気泳動電着法によって有機高分子誘電体膜2を1μm以下の厚さで形成することができたため、通常の2μm以上の厚さの有機高分子フィルムを誘電体膜2とした場合よりも、容量密度の大きなコンデンサを回路基板内部に作りこむことができた。

【0130】本実施の形態2によれば、実施の形態1よりも電着電圧を低下することによって誘電体膜8を薄くし静電容量を拡大できた。

【0131】本実施の形態3によれば、同じ条件で誘電体膜を形成したにもかかわらず実施の形態2よりも大容量となっている。これは、対極となる導電性高分子の誘電体膜の被覆率が蒸着金属を採用した場合よりも大きかったからである。

【0132】実施の形態5のコンデンサは、実施の形態1のコンデンサよりも静電容量が大きいことがわかる。このように大きな容量が得られたのは、チタン酸バリウムの高誘電率の寄与が大きかったからである。

【0133】本実施の形態6のコンデンサは、電気泳動電着法によってポリイミドの誘電体膜を実施の形態1から5よりも厚く付けたため、静電容量が小さくなった。このように、電着時の電圧を高めることにより、pFオーダーのコンデンサを回路基板内に作りこむことが可能である。

【0134】

【発明の効果】請求項1および2記載のコンデンサ内蔵基板によれば、同じ面に設ける複数のコンデンサを形成する各誘電体膜を、同じ材質でかつ厚さをほぼ同一とすることにより、同じ面に位置する複数のコンデンサを構成する各誘電体を一度に形成することが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、複数のコンデンサを回路基板内に内蔵することができる。

【0135】請求項3記載のコンデンサ内蔵基板によれば、誘電体膜と接する回路パターンまたは導電体層の少なくとも一方の面積が異なるコンデンサを備えることにより、同じ面に位置する複数のコンデンサについて、従

※来の回路基板製造のプロセスを大幅に変えることなく、様々な静電容量を有するコンデンサを回路基板内に複数内蔵することができる。

【0136】請求項4記載のコンデンサ内蔵基板によれば、誘電体膜を粗面化された回路パターンまたは導電体層の少なくとも一方に追従した形状とすることにより、誘電体膜と回路パターンまたは導電体層の接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、容量密度の高いコンデンサを回路基板内に内蔵することができる。

【0137】請求項5記載のコンデンサ内蔵基板は、異なる材質の誘電体膜を設ける場合は異なる面に配置することから、異なる面に配置する複数のコンデンサについては、構成する誘電体膜の材質を変えるだけで様々な静電容量とすることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、様々な静電容量を有するコンデンサを回路基板内に内蔵することができる。

【0138】請求項6記載のコンデンサ内蔵基板は、異なる厚さの誘電体膜を設ける場合は異なる面に配置することから、異なる面に配置する複数のコンデンサについては、構成する誘電体膜の厚さを変えるだけで様々な静電容量とすることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、様々な静電容量を有するコンデンサを回路基板内に内蔵することができる。

【0139】請求項7記載のコンデンサ内蔵基板は、絶縁基板にインターフェースビアホールを設け、回路パターンまたは導電体層に前記インターフェースビアホールをつなぎ電氣的に接続することから、CPUとコンデンサ間の配線距離を短くして配線によるインダクタンスを低減し、配線によるノイズ発生を防止することが可能となるので、高周波回路用途に適したコンデンサ内蔵基板を提供できる。

【0140】請求項8記載のコンデンサ内蔵基板は、絶縁基板として樹脂基板を用い、誘電体膜に有機高分子を

\*【0127】以上のようにして、本実施の形態1から6（実施の形態4を除く）で得た回路基板に内蔵されたコンデンサの電気特性を（表1）にまとめ、以下にその結果を説明する。なお、（表1）には内蔵したコンデンサの10個の平均値を示している。

【0128】

\*

採用することから、絶縁基板と誘電体膜の熱膨張率の差が少ないため、製造プロセスにおける相性を良くするとともに、可撓性を有し回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性が強くすることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、コンデンサを回路基板に内蔵することができる。加えて、高周波特性、温度特性、バイアス電圧特性に優れたコンデンサを内蔵することが可能となる。

【0141】請求項9記載のコンデンサ内蔵基板は、絶縁基板は樹脂基板で、誘電体膜は無機物微粒子と有機高分子からなる複合膜であることから、無機物微粒子の高誘導電率と有機高分子の耐機械的ストレス性を併せ持つので、従来の回路基板製造のプロセスを大幅に変えることなく、高分子誘電体膜単体よりも高い容量のコンデンサを内蔵するとともに、回路基板の変形や製造プロセス時の圧力などに対する耐機械的ストレス性が強くすることが可能となる。

【0142】請求項10記載のコンデンサ内蔵基板は、誘電体膜を構成する有機高分子を、アクリル系樹脂、エポキシ系樹脂、フッ化炭素系樹脂、ポリエステル系樹脂、ポリイミドのいずれかとするにより、従来の回路基板製造プロセスを大幅に変えることなく、それぞれの有機高分子の優れた特性をいかしたコンデンサを内蔵することができる。

【0143】請求項11記載のコンデンサ内蔵基板は、誘電体膜に混入される無機物微粒子を、ペロブスカイト型強誘電体化合物または金属酸化物とすることにより、誘電体膜の誘電率を高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、大容量のコンデンサを回路基板に内蔵することができる。

【0144】請求項12記載のコンデンサ内蔵基板は、誘電体膜の主成分を有機高分子とし導電体層を導電性高分子とすることにより、誘電体膜の被覆率を高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、内蔵するコンデンサの容量を高めることができる。

【0145】請求項13記載のコンデンサ内蔵基板は、コンデンサを形成する誘電体膜の厚みが1 $\mu$ m以下であることから、容量密度の高いコンデンサを内蔵することが可能となるので、より小型な回路基板とすることができる。

【0146】請求項14記載のコンデンサ内蔵基板の製造方法は、請求項1から13のいずれかに記載のコンデンサ内蔵基板の誘電体膜を形成するのに、電気泳動電着法を用いることから、電氣的制御により膜厚調整が可能なので、従来の回路基板製造のプロセスを大幅に変えることなく、様々な静電容量を有するコンデンサを基板内に内蔵することができる。また、回路パターンあるいは導電体層との接着力が強いため、誘電体膜が剥離しにく

いコンデンサ内蔵基板を提供できる。

【0147】請求項15記載のコンデンサ内蔵基板の製造方法は、金属箔の片面に電気泳動電着法によって誘電体膜を形成する第1の工程と、前記誘電体膜の表面上の所望の位置に導電体層を形成しコンデンサを完成させる第2の工程と、前記コンデンサを有する前記金属箔の導電体層側を絶縁基板に接着する第3の工程と、前記金属箔の不要部分を溶解し除去する第4の工程とを有することから、従来から回路基板に使用されている銅箔などの金属箔上に高性能の誘電体膜を形成することが可能となったため、従来の回路基板製造のプロセスを大幅に変えることなく、高性能なコンデンサを回路基板に内蔵することができる。

【0148】請求項16記載のコンデンサ内蔵基板の製造方法は、絶縁基板に金属箔を接着する第1の工程と、前記金属箔の不要部分を溶解し除去して回路パターンを形成する第2の工程と、前記回路パターンの所望の位置に電気泳動電着法によって誘電体膜を形成する第3の工程と、前記誘電体膜の表面上に導電体層を形成しコンデンサを完成させる第4の工程とを有することから、回路パターン上の所定の位置に高性能の誘電体膜を形成することが可能となったため、従来の回路基板製造のプロセスを大幅に変えることなく、回路パターン上の所定の位置に高性能のコンデンサを内蔵した回路基板を製造することができる。

【0149】請求項17記載のコンデンサ内蔵基板の製造方法は、所望の位置に導電体層または誘電体膜を形成するのに、レジストを利用することから、金属箔上の任意の位置にコンデンサを形成することが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、回路基板内でコンデンサの分割化を容易にできる。

【0150】請求項18記載のコンデンサ内蔵基板の製造方法は、粗面化された金属箔を用い、電気泳動電着法によってその粗面形状に追従した誘電体膜を形成することから、誘電体膜と金属箔が接する面積を大きくし、形成されるコンデンサの静電容量を容易に高めることが可能となるので、従来の回路基板製造のプロセスを大幅に変えることなく、容量密度の高いコンデンサを回路基板内に内蔵することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1のコンデンサ内蔵基板の断面の模式図

【図2】同実施の形態1の粗面化された銅箔上に形成された誘電体膜を示す図

【図3】同実施の形態1のコンデンサ内蔵基板の製造方法を示す図

【図4】同実施の形態2のコンデンサ内蔵基板の断面の模式図

【図5】同実施の形態2のコンデンサ内蔵基板の製造方

法を示す図

【図6】同実施の形態4のコンデンサ内蔵基板の断面の模式図


【図7】同実施の形態6のコンデンサ内蔵基板の製造方法を示す図

【符号の説明】


- 1 銅箔  
2 誘電体膜  
3 アルミニウム層

- 4 絶縁基板  
5 インタースティシャルビアホール  
7 レジスト  
8 誘電体膜  
9 銅層  
10 下層銅電極  
11 誘電体膜  
12 上層銅電極


【図1】




【図4】




【図2】




【図3】




【図5】



【図6】



【図7】





## フロントページの続き

(51)Int. Cl. <sup>7</sup>	識別記号	F I	テーマコード(参考)
H 0 1 G	4/18	3 3 0	
	4/20		
		H 0 1 G	1/035 E
			4/06 1 0 2

(72)発明者	塩田 浩平	(72)発明者	越後 文雄
	大阪府門真市大字門真1006番地 松下電器		大阪府門真市大字門真1006番地 松下電器
	産業株式会社内		産業株式会社内
(72)発明者	濱辺 猛	Fターム(参考)	5E082 AA20 AB01 BB02 BB05 CC05
	大阪府門真市大字門真1006番地 松下電器		EE03 EE05 EE23 EE30 EE31
	産業株式会社内		EE35 FF05 FF14 FG03 FG06
			FG26 FG34 FG36 FG37 FG38
			FG39 LL15
			5E346 AA43 CC08 CC21 CC32 EE13
			EE19 FF45 GG27 GG28 HH31